職位描述
該職位還未進行加V認證,請仔細了解后再進行投遞!
崗位職責:
1.負責制定FPGA、DSP和ADC電路的共性設計方案、設計規(guī)范等。
2.負責與產(chǎn)品總體、接收預處理、發(fā)射、信號處理等模塊負責人對接對接,具體負責數(shù)字信號處理的軟硬件設計及實現(xiàn)。
3.根據(jù)體系要求編制產(chǎn)品在各階段所需的相關(guān)技術(shù)文件。
4.負責對總體下達的技術(shù)指標進一步細化并實現(xiàn),對各功能模塊設計和實現(xiàn)進行把關(guān)確認。
5.負責解決各產(chǎn)品數(shù)字電路設計過程中的問題。
6.負責數(shù)字電路專業(yè)方面論文及專利編制和把關(guān)。
任職要求:
1.通信工程、電子信息工程,碩士及以上。
2.五年及以上數(shù)字線路軟硬件設計經(jīng)驗,獨立開發(fā)過三個以上項目的數(shù)字電路設計。
3.精通FPGA+DSP、FPGA+ARM設計框架,精通各類ADC轉(zhuǎn)換、外部存儲器、總線、網(wǎng)絡、高速串口、電源管理等硬件設計;數(shù)字濾波器、匹配濾波器、信號發(fā)生器、TCP/IP、UDP等軟件設計。
4.熟練使用Altium Designer、PADS、PADS等EDA工具至少一種;Multisim、LTspice、Simulink等仿真工具至少一種;C++、Verilog等語言。掌握LABVIEW、QT等工具。
5.熟練使用示波器、函數(shù)發(fā)生器、邏輯分析儀、頻譜儀等儀器和WORD、PPT等辦公軟件,
6.熟悉GJB9001C、GJB5000A等管理體系;熟悉軟硬件電路設計相關(guān)標準。
7.強有力組織溝通能力,責任心和團隊合作精神。
1.負責制定FPGA、DSP和ADC電路的共性設計方案、設計規(guī)范等。
2.負責與產(chǎn)品總體、接收預處理、發(fā)射、信號處理等模塊負責人對接對接,具體負責數(shù)字信號處理的軟硬件設計及實現(xiàn)。
3.根據(jù)體系要求編制產(chǎn)品在各階段所需的相關(guān)技術(shù)文件。
4.負責對總體下達的技術(shù)指標進一步細化并實現(xiàn),對各功能模塊設計和實現(xiàn)進行把關(guān)確認。
5.負責解決各產(chǎn)品數(shù)字電路設計過程中的問題。
6.負責數(shù)字電路專業(yè)方面論文及專利編制和把關(guān)。
任職要求:
1.通信工程、電子信息工程,碩士及以上。
2.五年及以上數(shù)字線路軟硬件設計經(jīng)驗,獨立開發(fā)過三個以上項目的數(shù)字電路設計。
3.精通FPGA+DSP、FPGA+ARM設計框架,精通各類ADC轉(zhuǎn)換、外部存儲器、總線、網(wǎng)絡、高速串口、電源管理等硬件設計;數(shù)字濾波器、匹配濾波器、信號發(fā)生器、TCP/IP、UDP等軟件設計。
4.熟練使用Altium Designer、PADS、PADS等EDA工具至少一種;Multisim、LTspice、Simulink等仿真工具至少一種;C++、Verilog等語言。掌握LABVIEW、QT等工具。
5.熟練使用示波器、函數(shù)發(fā)生器、邏輯分析儀、頻譜儀等儀器和WORD、PPT等辦公軟件,
6.熟悉GJB9001C、GJB5000A等管理體系;熟悉軟硬件電路設計相關(guān)標準。
7.強有力組織溝通能力,責任心和團隊合作精神。
工作地點
地址:無錫無錫高新區(qū)(新吳區(qū))運河西路3000號
??
點擊查看地圖
詳細位置,可以參考上方地址信息
求職提示:用人單位發(fā)布虛假招聘信息,或以任何名義向求職者收取財物(如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等),均涉嫌違法,請求職者務必提高警惕。
職位發(fā)布者
HR
海鷹企業(yè)集團有限責任公司
-
機械制造·機電·重工
-
1000人以上
-
國有企業(yè)
-
梁溪路18號

應屆畢業(yè)生
學歷不限
2026-01-10 07:01:46
961人關(guān)注
注:聯(lián)系我時,請說是在江蘇人才網(wǎng)上看到的。
